明細書

力率改善回路

技術分野

[0001] 本発明は、高効率で低ノイズで高力率なス不ソチング電源に使用される力率改善回路に関する。

背景技術

- [0002] 図1は日本国特許公報特開2000-37072号に記載された従来の力率改善回路の回路構成図である。図ェに示す力率改善回路において、交流電源Vac1の交流電源電圧を整流する全波整流回路B1の出力両端P1, P2には、昇圧リアクトルL1とMOSFETからなる主ス不ッチQ1と電流検出抵抗Rとからなる直列回路が接続されている。主ス不ッチQ1の両端には、ダイオートD1と平滑コンデンサC1とからなる直列回路が接続されている。平滑コンデンサC1の両端には、負荷RLが接続されている。主ス不ッチQ1は、制御回路100のPWM(Pulse Width Modulation)制御によりオン/オフする。電流検出抵抗Rは、全波整流回路B1に流れる入力電流を検出する。
- [0003] 制御回路100は、誤差増幅器111、乗算器112、誤差増幅器113、発振器(Os C) 114、PWMコンパレータ116を有する。
- [0004] 誤差増幅器111において、基準電圧E1が十端子に入力され、平滑コンデンサC1の電圧が一端子に入力される。誤差増幅器111は、平滑コンデンサC1の電圧と基準電圧E1との誤差を増幅することにより、誤差電圧信号を生成して乗算器112に出力する。乗算器112は、誤差増幅器111からの誤差電圧信号と全波整流回路B1の正極側出力端P1からの全波整流電圧とを乗算して乗算出力電圧を誤差増幅器113の十端子に出力する。
- [0005] 誤差増幅器113 において、電流検出抵抗Rで検出した入力電流に比例した電圧が一端子に入力され、乗算器112からの乗算出力電圧が十端子に入力される。誤差増幅器113 は、電流検出抵抗Rによる電圧と乗算出力電圧との誤差を増幅し、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号FBとしてPWMコンバレータ116 に出力する。OSC (Oscillator)114 は、一定周期の三角波信号を生成する

۰

- [0006] PWMコンパレータ116において、OSC114からの三角波信号が一端子に入力され、誤差増幅器113からのフィードバック信号FBが十端子に入力される。PWMコンパレータ116は、フィードバック信号FBの値が三角波信号の値以上のときにオンになり、フィードバック信号FBの値が三角波信号の値未満のときにオフになるためのパルス信号を生成し、該パルス信号を主ス不ッチO1のゲートに印加する。
- [0007] 即ち、PWMコンパレータ116は、主ス不ッチQ1に対して、誤差増幅器113による電流検出抵抗Rの出力と乗算器112の出力との差信号に応じたデューティパルスを提供する。このデューティパルスは、交流電源電圧及び直流負荷電圧の変動に対して、一定周期で連続的に補償するパルス幅制御信号である。このような構成により、交流電源電流波形が交流電源電圧波形に一致するように制御されて、力率が大幅に改善される。
- [0008] 図2は従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートを示す図である。図3は、図2に示すタイミングチャートのA部の詳細を示す。即ち、図3は、交流電源電圧の最大値付近における100KHzのス不ッチング波形を示す。図4は、図2に示すタイミングチャートのB部の詳細を示す。即ち、図4は、交流電源電圧の低い部分における100KHzのス不ッチング波形を示す。
- [0009] 次に、このよっに構成された力率改善回路の動作が図3に示すタイミングチャートを参照しなが 6説明される。なお、図3は、主ス不 $_{y}$ チ $_{Q1}$ の両端間の電圧 $_{Q1v}$ 、主スイッチ $_{Q1}$ に流れる電流 $_{Q1i}$ 、ダイオー $_{D1}$ に流れる電流 $_{D1i}$ を示して $_{U3}$ 。
- [0010] まず、^{咾刻t}₃₁において、主ス不yチQ1がオンされ、全波整流回路B1から昇圧リアクトルL1を介して主ス不yチQ1に電流Q1iが流れる。この電流は、^{咾刻t}まで時間の経過とともに直線的に増大してい^く。なお、^{咾刻t}31から^{咾刻t}32では、ダイオー ND1に流れる電流D1iは零になる。
- [0011] 次に、e刻 t_{32} において、主ス不yチQ1は、オン状態からオフ状態に変わる。このとき、昇圧yアクトルL1に蓄えられたエネルギーにより主ス不yチQ1の電圧Q1vが上昇する。また、e刻 t_{32} ~時刻 t_{33} では、主ス不yチQ1がオフであるため、主ス不yチQ1に流れる電流Q1iは零になる。なお、e刻 t_{32} からe刻 t_{33} では、B1→L1→D1→C1

づR→B1の経路で、電流D1iが流れて、負荷RLに電力が供給される。 発明の開示

- [0012] ところで、通常、昇圧リアクトルL1を小型でするためには、周波数を高周波数(例えば100kHz)にする必要がある。しかし、周波数が高周波数であっても、交流電源電圧の最大値付近に対応する電流の大きいA部では、昇圧リアクトルL1に蓄えられたエネルギーは、主ス不りチQ1がオフした時に、ダイオー ND1を介して負荷RLに供給される。
- [0013] しかし、B部のような電圧の低い部分では、電流も少なく主ス不ッチQ1がオフした時の電流が低い。また、MOSFETからなる主ス不ッチQ1は、図示しない内部容量(寄生容量)を有する。主ス不ッチQ1は、内部容量 C_0 と主ス不ッチQ1に印加された電圧Vとにより決定された分 $(C_0V^2/2)$ だけ電力損失が発生する。この電力損失は周波数に比例して増大する。
- [0014] また、主ス不ッチQ1の内部容量により、昇圧リアクトルL1に蓄えられるエネルギーが少ない。このため、主ス不ッチQ1をオフした時の電圧Q1vは、図4に示すよっに、正弦波状となり、出力電圧まで上昇せず、電力損失が増大する。即ち、効率が低下してしまう。
- [0015] 本発明は、入力電流の低い部分でのス不ッチング周波数を低下又は動作を停止させてこの低い部分の電力損失を低減して、小型で高効率で低ノイズですることができる力率改善回路を提供することを目的とする。
- [0016] 本発明の力率改善回路は、交流電源の交流電源電圧を整流回路で整流した整流電圧を入力する昇圧リアクトルと、前記昇圧リアクトルを介して前記整流電圧を入力してオン/オフする主ス不ッチと、前記主ス不ッチがオン/オフすることにより得られた電圧を直流の出力電圧に変換する変換部と、前記主ス不ッチをオン/オフ制御することにより交流電源電流を正弦波状にするとともに前記変換部の出力電圧を所定電圧に制御し且つ前記主ス不ッチのス不ッチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主ス不ッチに流れる電流の値に応じて制御する制御部とを有する。
- [0017] また、本発明の力率改善回路は、主巻線と前記主巻線に直列に接続され且つ前

記主巻線に疎結合する帰還巻線とを有する昇圧リアクトルと、交流電源の交流電源電圧を整流する整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と第1ダイオードと平滑コンデンサとからなる第1直列回路と、前記整流回路の前記一方の出力端と前記他方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と前記帰還巻線と主ス不ソチとからなる第2直列回路と、前記主ス不ソチと前記昇圧リアクトルの前記帰還巻線との接続点と前記平滑コンデンサとの間に接続された第2ダイオードと、前記主ス不ソチをオン/オフ制御することにより交流電源電流を正弦波状にするとともに前記平滑コンデンサの出力電圧を所定電圧に制御し且つ前記主ス不ソチのス不ソチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主ス不ソチに流れる電流の値に応じて制御する制御部とを有する。

図面の簡単な説明

[0018] [図1]図1は、従来の力率改善回路を示す回路構成図である。

[図2]図2は、従来の力率改善回路の交流電源電圧波形と整流出力電流波形のタイミングチャートである。

[図3]図3は、図2に示すタイミングチャートのA部における1 00KH $_Z$ のスイッチング波形を示す図である。

[図4]図4は、図2に示すタイミングチャートのB部における1 00KHzのスイッチング波形を示す図である。

[図5]図5は、実施例1の力率改善回路を示す回路構成図である。

[図6]図6は、実施例1の力率改善回路の入力電流波形とスイッチング周波数のタイミングチャートである。

[図7]図7は、図6に示すタイミングチャートのA部における1 00KH $_Z$ のスイッチング波形を示す図である。

[図8]図8は、図6に示すタイミングチャートのB部における2 0KH $_Z$ のスイッチング波形を示す図である。

[図9]図9は、実施例1の力率改善回路に設けられたVCOの詳細な回路構成図である。

[図10]図1 Oは、実施例1の力率改善回路の入力電流波形とヒステリシスコンパレータに入力される電圧とこの電圧により変化するス不ソチング周波数のタイミングチャートである。

[図11]図11 は下実施例1の力率改善回路のVCOの特性を示す図である。

[図12]図12は、実施例1の力率改善回路のVCOの周波数の変化に応じてPWMコンパレータのパルス周波数が変化した様子を示す図である。

[図13]図13は、実施例2の力率改善回路の入力電流波形とヒステリシスコンパレータ に入力される電圧により変化するス不ッチング周波数のタイミングチャートである。

[図14]図14は、実施例3の力率改善回路のVCOの詳細な回路構成図である。

[図15]図15は、実施例3の力率改善回路の入力電流波形とコンデンサの電圧とこの電圧により変化するス不ッチング周波数のタイミングチャートである。

[図16]図16は、昇圧リアクトルの電流に対するインダクタンス特性を示す図である。

[図17]図17は、実施例4の力率改善回路を示す回路構成図である。

[図18]図18は、実施例4の力率改善回路において軽負荷時にス不ッチング周波数を低下させた様子を示す図である。

[図19]図19は、実施例5の力率改善回路を示す回路構成図である。

[図20]図20は、実施例6の力率改善回路を示す回路構成図である。

[図21] 図21は、実施例7の力率改善回路を示す回路構成図である。

[図22]図22(a)は、実施例7の力率改善回路内の制御回路に設けられたパルス幅変調器の第1の例を示す構成図である。図22(b)は、実施例7の力率改善回路内の制御回路に設けられたパルス幅変調器の第2の例を示す構成図である。

[図23]図23は、パルス幅変調器の入出力波形を示す図である。

[図24]図24(a)は、パルス幅変調器の入出力特性の第1の例を示す図である。図24(b)は、パルス幅変調器の入出力特性の第2の例を示す図である。

[図25]図25は、実施例7の力率改善回路の各部の波形を示す図である。

[図26]図26は、実施例7の力率改善回路の入力電圧と入力電流の波形を示す図である。

発明を実施するための最良の形態

- [0019] 以下、本発明に係る力率改善回路の実施の形態が図面を参照して詳細に説明される。
- [0000] 実施の形態の力率改善回路は、交流電源に流れる電流又は整流回路に流れる電流又は主ス不yチに流れる電流の値、即ち、入力電流の値に応じて主ス不yチのスイッチング周波数を変でさせることにより、入力電流の低い部分でのス不yチング周波数を低下又はス不yチング動作を停止させる。これにより、入力電流の低い部分の電力損失が低減され、小型で高効率で低ノイズ化する。

[001] (実施例1)

- [0022] 実施例1では、入力電流が下限設定電流以下である場合に、主ス不ソチのス不ソチング周波数が下限周波数(例えば2 0KH_Z)に設定され、入力電流が上限設定電流以上である場合に主スイッチのス不ソチング周波数が上限周波数(例えば1 00KH_Z)に設定される。入力電流が下限設定電流から上限設定電流までの範囲内にある場合に主ス不ソチのス不ソチング周波数が下限周波数から上限周波数まで徐々に変化される。
- [0023] 図5 に示す力率改善回路では、入力電流は、入力電圧に近似するように正弦波状に制御される。従って、電圧の最大値付近では電流も最大であり、この電流と電圧と主ス不ッチQ1のス不ッチング周波数とで、昇圧リアクトルL1の大きさが決定される。このため、昇圧リアクトルL1を小型でするためには、電流の最大値付近のス不ッチング周波数を高くする必要がある。また、昇圧リアクトルL1の磁束は、電流に比例する。このため、磁束は、電流の最大値付近が最大となる。
- [0024] 一方、一定のス不ッチング周波数を用いた従来の力率改善回路回路の場合には、 図2に示す入力電圧の低い部分(B部)では、図4に示すよっに、主ス不ッチQ1の内 蔵容量により、主スイッチQ1をオフした時の電圧は、昇圧リアクトルL1に蓄えられる エネルギーが少ないために正弦波状となる。このため、電圧は出力電圧まで上昇せ

ず、内部を還流するのみで、損失が増大する。従って、実施例1の力率改善回路は、 入力電流の低い部分(図6のB部)で主スイッチQ1のスイッチング周波数を低下させ ている。

- [0025] 図7は、図6に示すタイミングチャートのA部(入力電流Iiが最大値付近)における1 OOKHzのス不ッチング波形を示している。図7に示すタイミングチャートは、ス不ッチング周波数fが1 OOKHzであるので、図2に示すタイミングチャートと同じである。図8は、図6に示すタイミングチャートのB部(入力電流1iが低い部分)における2 OKHzのス不ッチング波形を示している。
- [0026] 図5に示す実施例1の力率改善回路は、図1に示す従来の力率改善回路に対して 、制御回路10の構成のみが異なる。なお、図5に示すその他の構成は、図1に示す 構成と同一構成であるので、同一部分には同一符号を付し、その詳細な説明は省略 する。
- [0027] 制御回路1 Oは、誤差増幅器111、電圧制御発振器(VCO)115、PWMコンパレータ116を有する。なお、誤差増幅器111及びPWMコンパレータ116は、図1に示すものと同じであるので、それらの説明は省略する。
- [0028] VCO115(本発明の周波数制御部に対応)は、全波整流回路B1の負極側出力端 P2と電流検出抵抗Rとの接続点に接続され、電流検出抵抗Rに流れる電流に比例した電圧値に応じて主ス不yチQ1のス不yチング周波数fを変べさせた三角波信号(本発明の周波数制御信号に対応)を生成する。VCO115は、電流検出抵抗Rで検出された電圧が増加するに従って主ス不yチQ1のス不yチング周波数fが増加する電圧 周波数変換特性を有している。
- [0029] 図9は実施例1の力率改善回路に設けられたVCOの詳細な回路構成図である。VCO115において、電流検出抵抗Rに抵抗R1が接続され、抵抗R1に抵抗R2が直列に接続されている。抵抗R1と抵抗R2との接続点にはツェナーダイオートZDのカソートが接続されている。ツェナーダイオートZDのアノートは制御電源EBの正極及びヒステリシスコンパレータ115mの電源端子bに接続されている。抵抗R1と抵抗R2との接続点はヒステリシスコンパレータ115mの入力端子mに接続され、ヒステリシスコンパレータ115mの入力端子mに接続され、ヒステリシスコンパレータ115mの入力端子mに接続され、ヒステリシスコンパレータ115mの接地端子。は制御電源EBの負極と抵抗R2の他端に接続されている。

 EZ_{Y} にステリシスコンパレータ 115_{11} の出力端子d はPWM コンパレータ116 の一端子に接続されている。 EZ_{Y} シスコンパレータ 115_{11} は、図皿に示すよっに、入力端子 $_{11}$ に印加される電圧 E_{11} が増加するに従って主ス不 $_{11}$ チャクリのス不 $_{11}$ チング周波数 $_{11}$ が増加する電圧周波数変換特性 $_{11}$ を有した三角波信号を発生する。

- [000 0] 図9 に示すVCO115 は、図6 に示す入力電流Iiが最大値付近 (A部) に達したとき、電流検 出抵抗Rの電圧が大き<なり、ツェナーダイオー P2Dが降伏する。このため、入力端子a に印加される電圧Eaは、ツェナーダイオー P2Dの降伏電圧Vz と制御電源電圧Ebcの合計電圧 (Vz+Eb)、即ち、上限設定電圧に設定される。また、入力電流Iiが低い部分 (B部) に達したとき、電流検 出抵抗Rの電圧が小さくなり、制御電源 Epからツェナーダイオー P2Dを介して抵抗R2 に電流が流れる。このため、入力端子 a に印加される電圧Eaは、制御電源電圧Eb、即ち下限設定電圧に設定される。さらに、入力電流1iが最大値付近と低い部分までの範囲内にある場合には、入力端子a に印加される電圧Eaは、合計電圧 (Vz+Eb)と制御電源電圧Ebcの範囲内において徐々に変化する。
- このため、図皿に示すよっに、入力電流iに比例した電圧が下限設定電圧 E_B 以下である場合に主ス不yチQ1のス不yチング周波数fが下限周波数 f_{12} (例えば20KH $_Z$)に設定される。入力電流iに比例した電圧が上限設定電圧 $(V_z + E_B)$ 以上である場合に主ス不yチQ1のス不yチング周波数fが上限周波数 f_{11} (例えば100KH $_Z$)に設定される。入力電流に比例した電圧が下限設定電圧 E_B から上限設定電圧 $(V_z + E_B)$ までの範囲内にある場合に主ス不yチQ1のス不yチング周波数fが下限周波数 f_{12} から上限
- [0032] PWMコンパレータ116 (本発明のパルス幅制御部に対応) において、VCO115 からの三角波信号が一端子に入力され、誤差増幅器111からのフィードバック信号FBが十端子に入力される。PWMコンパレータ116は、図12に示すよっに、フィードバック信号FBの値が三角波信号の値以上であるときにオンで、フィードバック信号FBの値が三角波信号の値未満であるときにオフとなるパルス信号を生成する。PWMコンパレータ116は、パルス信号を主ス不ッチQ1に印加して平滑コンデンサC1の出力電圧を所定電圧に制御する。

- WO 2006/022107 9 PCT/JP2005/013623
- [0033] また、PWMコンパレータ116は、平滑コンデンサC1の出力電圧が基準電圧E1に達することにより、フィードバック信号FBが低下すると、フィードバック信号FBの値が三角波信号の値以上となるパルスオン幅を短くすることによって、出力電圧を所定電圧に制御する。即ち、パルス幅が制御される。
- [0034] なお、VCO115からの三角波信号の電圧の最大値、最小値は、周波数により変化しない。このため、誤差増幅器111のフィードバック信号FBにより、周波数に関係なく、パルス信号のオン/オフのデューティ比が決定される。また、ス不少チング周波数fが変わることで、パルス信号のオン幅が変わっても、パルス信号のオン/オフのデューティ比は変わらない。
- [0035] 次に、このように構成された実施例1の力率改善回路の動作が図5乃至図12を参照しなが6説明される。ここでは、制御回路10の動作のみが説明される。
- [0036] まず、誤差増幅器111は、平滑コンデンサC1の電圧と基準電圧E1との誤差を増幅することにより、誤差電圧信号を生成してこの誤差電圧信号をフィードバック信号F BとしてPWMコンパレータ116に出力する。
- [0037] 一方、VCO115は、電流検出抵抗Rに流れる電流値に比例した電圧値に応じて主ス不yチQ1のス不yチング周波数fが変化した三角波信号を生成する。
- [0038] ここで、図1 00のタイミングチャートを用いて動作が説明される。入力電流Iiが最大値付近(例えば時刻 t_2 ~ t_3 、時刻 t_6 ~ t_7)に達したときには、図9 に示すツェナーダイオードンDが降伏する。このため、入力端子a に印加される電圧 E_a は、ツェナーダイオードンDの降伏電圧 V_Z と制御電源電圧 E_B との合計電圧(V_Z + E_B)、即ち上限設定電圧に設定される。このため、入力電流Iiに比例した電圧が上限設定電圧(V_Z + E_B)以上である場合には、VCO115 により、主ス不少チQ1のス不少チング周波数fは、上限周波数f 、(例えば1 00KHZ)に設定される。
- [0039] 次に、入力電流iiが低い部分(例えば時刻 $t_0 \sim t_1$ 、時刻 $t_4 \sim t_5$)に達したときには、図9に示す制御電源 E_B からツェナーダイオー PDを介して抵抗R2に電流が流れる。このため、入力端子aに印加される電圧 E_a は、制御電源電圧 B_B 、即ち下限設定電圧、設定される。このため、入力電流iiに比例した電圧が下限設定電圧 B_B 以下である場合には、Eステリシスコンパレータ115a により、EステッチQ1のス不yチング周波

数fは、下限周波数 f_{1} (例えば2 QKH_{Z})に設定される。

- [0041] 次に、入力電流Iiが最大値付近(例えば時刻t2~13、時刻t6~1)である場合には、PWMコンパレータ116は、図12に示すよっに、フィードバック信号FBの値が上限周波数f11を持つ三角波信号の値以上であるときにオンで、フィードバック信号FBの値が上限周波数f11を持つ三角波信号の値未満であるときにオフとなる上限周波数f11を持つバルス信号を生成し、該パルス信号を主ス不yチQ1に印加する。
- [0042] 一方、入力電流1iが低い部分(例えば²²(す) です、²²(な) の場合には、PWM コンパレータ116は、図12に示すよ²に、フィードバック信号FBの値が下限周波数f₁を持つ三角波信号の値以上であるときにオンで、フィードバック信号FBの値が下限周波数f₁₂を持つ三角波信号の値未満であるときにオフとなる下限周波数f₁₂を持つパルス信号を生成し、該パルス信号を主ス不yチQ1に印加する。
- [0043] また、入力電流1iが最大値付近と低い部分までの範囲(例えば時刻 $t_1 \sim t_2$ 、時刻 $t_3 \sim t_1$ 、e刻 $t_5 \sim t_0$)内にある場合には、PWMコンパレータ116は、下限周波数 t_{12} から上限周波数 t_{11} までの範囲内で徐々に変化する周波数を持つパルス信号を生成し、該パルス信号を主ス t_1 、 t_2
- [0044] このように、実施例1の力率改善回路は、入力電流1iに応じて主ス不少チQ1のス不少チング周波数fを変化させ、入力電流1iの低い部分でのス不ソチング周波数fを低下させる。これにより、図8に示すように、主ス不ソチQ1のオン時間も長くなり、電流も増加して負荷RLに電力を供給できる。また、ス不ソチング回数が減少するため、ス不ソチング損失も低減できる。
- [0045] 特に、主スイッチQ1のス小ッチング周波数fとして上限周波数が例えば100kH $_Z$ に設定され、人間が聞こえない周波数として下限周波数が例えば20kH $_Z$ に設定され、

他の部分は入力電流Iiにス不ッチング周波数fを比例させる。このため、ス不ッチング 損失を低減でき、また、可聴周波数以下となり、不快な騒音を発生することもない。

- [0046] また、昇圧リアクトルL1の磁束は電流に比例するため、入力電流の最大値の時にスペッチング周波数を最大周波数に設定する。他の部分は入力交流電源電圧Viに比例させて周波数を変化させても、昇圧リアクトルL1の磁束は最大値を上回ることはない。このため、昇圧リアクトルL1は大型化せず、スペッチング損失を低減できる。
- [0047] また、昇圧リアクトルL1の電流に対するインダクタンス特性について、図16に示すよっに電流が小刮、ときにインダクタンス値を大きくし、電流が大きいときにインダクタンス値を小心くなるよっにしても良い。昇圧リアクトルL1に蓄えられるエネルギーは、(LI²)/2で表され、インダクタンス値Lと電流1とに比例する。このため、電流が小刮、場合でも昇圧リアクトルL1に蓄えられるエネルギーは比較的大きい。このため、昇圧リアクトルL1の電流連続期間を増大でき、電流の実効値が減少するため、さらに損失を低減できる。なお、例えば、フェライト粉末とアモルファス粉末とを混合し、これらの混合率を適宜選択することにより、図16に示すよっな特性を得ることができる。
- [0048] また、主ス不ッチQ1のス不ッチング周波数fが下限周波数から上限周波数までの範囲内に亙るので、発生するノイズも周波数に対して分散するから、ノイズを低減できる。このため、小型で高効率で低ノイズできる力率改善回路を提供できる。
- [0049] これにより、ス不ッチング電源装置を小型で高効率ですることができる。また、待機時等の消費電力が少ない場合には、入力電流が少なくなる。高周波で主ス不ツチQ1をス不ッチングした場合にはス不ッチング損失の割合が大きくなり、より効率が低下する。従って、入力電流に比例させて、ス不ツチング周波数を変化させると、低出力電力時には、ス不ッチング周波数が低下して、ス不ッチング損失を低減することができる。即ち、低出力電力時(待機時等)の効率を改善してテレビジョン(TV)等の装置の消費電力を低減することができる。例えば、デジタルでされたテレビジョン等の機能待機(チューナ及び制御回路の一部を動作させ番組表等の受信が可能な状態)等の低出力電力時の消費電力を低減できる。
- [0060] また、図1に示す従来の力率改善回路では、全波整流回路B1の正極側出力端P1 から電圧を取り出しているため、制御回路100を高耐圧用とする必要があった。しか

し、実施例1の力率改善回路は、全波整流回路B1の負極側出力端P2から電圧を取り出しているため、制御回路10が低耐圧用で済む。

[0051] (実施例2)

図13 は実施例2 の力率改善回路の入力電流波形とVCOに入力される電圧 により変 でするスイッチング周波数のタイミングチャートである。

- [0052] 図1 0に示す実施例1では、入力電流Iiが低い部分に達したときに、VCO115 により、主ス不yチQ1のスイッチング周波数fが下限周波数f₁₂ (例えば2 0KH_Z) に設定された。図13 に示す実施例2では、入力電流1iが低い部分である場合で、下限周波数f₁₂未満では、VCO115 により、主スイッチQ1の動作が停止される。この停止部分では、交流電源電流も少ないため、入力電流波形の歪みも最低限に抑えられる。
- [0053] (実施例3)

実施例3では、入力電流に比例した電圧が設定電圧以下である場合に主スイッチのスイッチング周波数が下限周波数(例えば2 OKH_{Z)}に設定され、入力電流に比例した電圧が設定電圧を超えた場合に主ス不ッチのスイッチング周波数が上限周波数(例えば1 OOKH_{Z)}に設定される。

- [0064] 図14 は実施例3の力率改善回路のVCOの詳細な回路構成図である。図14 に示すVCO115Aにおいて、全波整流回路B1の負極側出力端P2に抵抗R1が接続され、抵抗R1に抵抗R2が直列に接続されている。コンパレータ115bは、抵抗R1と抵抗R2との接続点の電圧を+端子に入力し、基準電圧Er1を-端子に入力する。コンパレータ115bは、抵抗R1と抵抗R2との接続点の電圧が基準電圧Er1よりも大きいときHレベルをトランジスタTR1のベースに出力する。この場合、基準電圧Er1を前記設定電圧に設定する。
- [00ss] トランジスタTR1のエミッタは接地され、トランジスタTR1のコレクタは、抵抗R3を介してトランジスタTR2のベースと抵抗R4の一端と抵抗R5の一端とに接続されている。抵抗R4の他端は電源V_Bに接続され、抵抗R5の他端は接地されている。トランジスタTR2のエミッタは抵抗R6を介して電源V_Bに接続され、トランジスタTR2のコレクタはコンデンサCを介して接地されている。
- [006] コンパレータ115cにヒステリシスを持たせるために、十端子と出力端子との間には、

抵抗Rgが接続され、十端子は、抵抗R8を介して接地されている。

- [0057] コンパレータ115cは、コンデンサCの電圧を一端子に入力している。また、コンデンサCの放電のために、出力端子からダイオー ND及び抵抗R7の直列回路が一端子に接続されている。VCO115Aは、図15に示すように、入力電流Iiに比例した電圧が設定電圧以下である場合に主スイッチQ1のスイッチング周波数fを下限周波数fに設定した三角波信号を生成し、入力電流Iiに比例した電圧が設定電圧を超えた場合に主スイッチQ1のスイッチング周波数fを上限周波数fに設定した三角波信号を生成する。
- [0058] 次に、このように構成された実施例3の力率改善回路の動作が図14及び図15を参照しなが6説明される。ここでは、VCO115Aの動作でのみが説明される。
- [0059] まず、VCO115Aは、電流検出抵抗Rに流れる電流に比例した電圧値に応じて主スイッチQ1のスイッチング周波数fが変化した三角波信号を生成する。
- [006 0] ここで、図15のタイミングチャートを用いて動作が説明される。入力電流iiに比例した電圧が設定電圧を超えた場合(例えばe刻 t_2 $\sim t_3$ 、時刻 t_5 $\sim t_6$)、コンパレータ皿5bからのHレベルによりトランジスタTR1がオンする。このため、電源 V_B から抵抗R4及びトランジスタTR2のベースを介して抵抗R3に電流が流れるため、トランジスタTR2のコレクタ電流が増大する。すると、トランジスタTR2のコレクタに流れる電流によりコンデンサCが短時間で充電される。即ち、コンデンサCの電圧 E_C が上昇して、この電圧 E_C がコンパレータ115cに入力されるため、コンパレータ115cは、主スインチQ1のスインチング周波数fを上限周波数f11(例えば100KHz)に設定した三角波信号を生成する。
- [0061] 一方、入力電流 11 に比例した電圧が設定電圧以下の場合(例えば時刻 11 0~ 11 2、時刻 11 2、 11 3 ~ 11 5 か 11 5 か 11 5 か 11 6 か 11 6 か 11 7 となる。このため、トランジスダ 11 7 での電圧 11 8 である。このため、トランジスダ 11 9 での電圧 11 9 ではゆるやかに上昇して、この電圧 11 9 に扱っていたしータ 11 9 に扱ったの、コンパレータ 11 9 に設定した三角波信号を生成する。

- [0062] 次に、入力電流Iiに比例した電圧が設定電圧を超えた場合(例えば時刻 $t_2 \sim 3$ 、時刻 $t_5 \sim 6$)、PWMコンパレータ116は、フィードバック信号FBの値が上限周波数 f_{11} を持つ三角波信号の値以上であるときにオンで、フィードバック信号FBの値が上限周波数 f_{11} を持つ三角波信号の値未満であるときにオフとなる上限周波数 f_{11} を持つバルス信号を生成し、パルス信号を主ス不yチQ1に印加する。
- [0063] 一方、入力電流 $_1$ iに比例した電圧が設定電圧以下である場合(例えば時刻 $_0$ $\overset{\bullet}{\sim}_2$ 、時刻 $_1$ $\overset{\bullet}{\sim}_5$)、 $_1$ PWMコンパレータ $_1$ 16 は、フィードバック信号FBの値が下限周波数 $_1$ を持つ三角波信号の値以上であるときにオンで、フィードバック信号FBの値が下限周波数 $_1$ を持つ三角波信号の値未満であるときにオフとなる下限周波数 $_1$ を持つパルス信号を生成し、パルス信号を主ス不yチ $_2$ 1に印加する。
- [0064] このように実施例3の力率改善回路は、入力電流1iに比例した電圧が設定電圧以下である場合に主ス不ソチQ1のス不ソチング周波数を下限周波数に設定し、入力電流Iiに比例した電圧が設定電圧を超えた場合に主ス不ソチQ1のス不ソチング周波数を上限周波数に設定する。このため、実施例3においても、実施例1の効果とほぼ同等な効果が得られる。
- [0065] なお、軽負荷時には、入力電流が小さくなるため、入力電流 ti に比例した電圧が設定電圧以下である場合のみとなり、ス不ソチング周波数 f は下限周波数 f (例えば2 0 KH_Z)のみに設定される。
- [0066] (実施例4)

図17は実施例4の力率改善回路を示す回路構成図である。図17に示す実施例4の力率改善回路は、待機時等の軽負荷時に主ス不ソチQ1を低周波数(例えば2 QkH_Z)で動作させ、通常時(重負荷時)に主ス不ソチQ1を高周波数(例えば1 OQkH_Z)で動作させる。実施例4では、制御回路1 Qaの構成が実施例1の制御回路1 Qと異なるのみであるので、この制御回路1 Qaのみを説明する。

- [0067] 制御回路1 0aは、誤差増幅器111、平均電流検出部117、コンパレータ118、VC O115e、PWMコンパレータ116を有する。
- [0068] 平均電流検出部117は、電流検出抵抗Rに流れる電流の平均値を検出する。コンパレータ118において、一端子に基準電圧V1が入力され、十端子に平均電流検出

部117から電流の平均値が入力される。コンパレータ118は、電流の平均値が基準電圧V1を超えた場合にHレベルをVCO115eに出力し、電流の平均値が基準電圧V1以下になった場合にLレベルをVCO115eに出力する。

- [0069] VCO115e は、コンパレータ118からHレベルを入力したときに、主ス不yチQ1のス 不yチング周波数を10QK H_Z に設定した三角波信号を生成し、コンパレータ118から Lレベルを入力したときに、主ス不yチQ1のス不yチング周波数を20XHZに設定した 三角波信号を生成する。
- [0070] PWMコンパレータ116において、VCO115eからの三角波信号が一端子に入力され、誤差増幅器111からのフィードバック信号FBが十端子に入力される。PWMコンパレータ116は、フィードバック信号FBの値が三角波信号の値以上であるときにオンで、フィードバック信号FBの値が三角波信号の値未満であるときにオフとなるパルス信号を生成する。PWMコンパレータ116は、、該パルス信号を主ス不yチQ1に印加して平滑コンデンサC1の出力電圧を所定電圧に制御する。
- [0071] 以上の構成によれば、VCO115eは、電流検出抵抗Rに流れる電流の平均値が基準電圧V1を超えた場合に、主ス不yチQ1のス不yチング周波数を1 00KHzに設定した三角波信号を生成する。この場合、図18に示すように、重負荷時には、ス不yチング周波数が1 00KHzに設定される。また、VCO115eは、電流の平均値が基準電圧V1以下になった場合に主ス不yチQ1のス不yチング周波数を2 0KHzに設定した三角波信号を生成する。この場合、図18に示すように、軽負荷時には、ス不yチング周波数が2 0KHzに設定される。即ち、待機時等の軽負荷時には主ス不yチQ1は低周波数(2 0kHz)で動作し、通常時(重負荷時)には高周波数(1 00kHz)で動作させることができる。
- [0072] また、テレビジョン等の装置では、待機時の待機信号をテレビジョン装置側から入力して、この待機信号により主ス不ッチQ1のス不ッチング周波数を低下させることもできる。この場合には、待機時のみ効率を改善できる。さらに、この待機信号により主ス不ッチQ1の動作が停止され、力率改善回路の後に接続されるDC/DCコンバータが、待機時の電力を供給することにより、さらに効率を改善できる。また、軽負荷時(待機時等)には、ス不ッチング周波数が低くなるので、ス不ッチング損失を低減でき、

効率を向上できる。

[0073] (実施例5)

図19は実施例5の力率改善回路を示す回路構成図である。図19に示す実施例5の力率改善回路は、電流検出抵抗Rに流れる電流の平均値が設定値以下になった場合に主ス不ッチQ1のス不ッチング動作を停止させ、平滑コンデンサC1の出力電圧が設定電圧以下となった場合に主ス不ッチのス不ッチング動作を開始させる。実施例5では、制御回路10の構成が実施例1の制御回路10と異なるのみであるので、制御回路10のみを説明する。

- [0074] 制御回路1 (bは、誤差増幅器111、平均電流検出部117、コンパレータ119、OS C114、コンパレータ12 () PWMコンパレータ116を有する。
- [0075] 平均電流検出部117は、電流検出抵抗Rに流れる電流の平均値を検出する。コンパレータ119において、一端子に基準電圧V2が入力され、十端子に平均電流検出部117から電流の平均値が入力される。コンパレータ119は、電流の平均値が基準電圧V2を超えた場合にHレベルをOSC114に出力し、電流の平均値が基準電圧V2以下になった場合にLレベルをOSC114に出力する。
- [0076] OSC114は、コンパレータ119からHレベルを入力したとき、主ス不ッチQ1のス不ッチング周波数を100KHZに設定した三角波信号を生成し、コンパレータ118からLレベルを入力したときに、主ス不ッチQ1のス不ッチング動作を停止させるために三角波信号の発振動作を停止する。
- [0077] PWMコンパレータ116において、OSC114からの三角波信号が一端子に入力され、誤差増幅器111からのフィードバック信号FBが十端子に入力される。PWMコンパレータ116は、フィードバック信号FBの値が三角波信号の値以上であるときにオンで、フィードバック信号FBの値が三角波信号の値未満であるときにオフとなるパルス信号を生成し、該パルス信号を主ス不ッチQ1に印加して平滑コンデンサC1の出力電圧を所定電圧に制御する。
- [0078] コンパレータ12 Oにおいて、基準電圧E2が一端子に入力され、誤差増幅器111からのフィードバック信号FBが十端子に入力される。コンパレータ12 Oは、フィードバック信号FBの値が基準電圧E2の値以上であるときにHレベルをOSC114に出力し、

フィードバック信号FBの値が基準電圧E2の値未満であるときにLレベルをOSC114に出力する。OSC114は、コンパレータ12のからHレベルを入力したときのみ、停止した三角波信号の発振動作を再開させて、主ス不ッチQ1のス不ッチング周波数を10のKHzに設定した三角波信号を生成する。

- [0079] 以上の構成によれば、OSC114は、電流検出抵抗Rに流れる電流の平均値が基準電圧V2を超えた場合に、主ス不ッチQ1のス不ッチング周波数を100KHzに設定した三角波信号を生成し、電流の平均値が基準電圧V2以下になった場合に、主ス不ッチQ1のス不ッチング動作を停止させるために三角波信号の発振動作を停止する。また、OSC114は、フィードバック信号FBの値が基準電圧E2の値以上であるときのみ(つまり、平滑コンデンサC1の出力電圧が設定電圧以下となった場合)、停止した三角波信号の発振動作を再開させて、主ス不ッチQ1のス不ッチング周波数を100 KHzに設定した三角波信号を生成する。
- [0080] 即ち、電流検出抵抗Rに流れる電流の平均値が設定値以下になった場合に主スイッチQ1のス不ッチング動作を停止させ、平滑コンデンサC1の出力電圧が設定電圧以下となった場合に主ス不ッチQ1のス不ッチング動作を開始させるので、さらに主ス不ッチQ1のス不ッチング損失を低減できる。

[0081] (実施例6)

図2 0は実施例6の力率改善回路を示す回路構成図である。実施例6の力率改善回路は、中央脚及び側脚を有するコアに巻回された主巻線と帰還巻線との間のリーケージインダクタンスにより、主ス不少チがオンされた時にゼロ電流ス不少チ(ZCS)を行なわせることにより損失を低減する。また、この力率改善回路は、コアの磁路を介して、リーケージインダクタンスに蓄えられたエネルギーをダイオードを介して負荷に帰還させることにより高効率化を図る。

[0082] また、この力率改善回路は、入力電流を正弦波状にするとともに平滑コンデンサの電圧を制御し、平滑コンデンサより負荷に電力を供給する連続モードの昇圧型の力率改善回路であり、主ス不yチの電圧を平滑コンデンサの電圧にクランプする。連続モードとは、ダイオードの1に電流D1iが流れているときに、つまり、主巻線5aに電流が流れているときに主ス不yチQ1を再びオンさせる動作モードである。

- [0083] 図2 0において、全波整流回路B1は、交流電源Vitolに接続され、交流電源Vitolからの交流電源電圧を整流して正極側出力端P1及び負極側出力端P2に出力する。
- [0084] 昇圧リアクトルL2は、主巻線5a(巻数n1)とこの主巻線5mに直列に接続された帰還巻線5b(巻数n2)とを有し、主巻線5aと帰還巻線5bとが電磁結合している。帰還巻線5bは、主巻線5aに対して疎結合され、主巻線5aと帰還巻線5bとの間のリーケージインダクタンスが大き<なっている。
- [0085] 全波整流回路B1の正極側出力端P1と負極側出力端P2との間には、昇圧リアクト ルL2の主巻線5aとダイオー ND1と平滑コンデンサC1と電流検出抵抗Rとからなる第 1直列回路が接続されている。
- [0086] また、全波整流 回路B1の正極側出力端P1と負極側出力端P2との間には、昇圧リアクトルL2と主スイッチQ1と電流検出抵抗Rとからなる第2直列回路が接続されている。主ス不yチQ1と帰還巻線5bとの接続点と平滑コンデンサC1との間にはダイオートD2が接続されている。
- [0087] 制御回路10の構成は、図5に示す制御回路10の構成と同一構成であるので、ここでは、その詳細な説明は省略する。
- [0088] 次にこのよ⁵に構成された実施例6の力率改善回路の動作が説明される。まず、主 巻線5aに電流が流れているため、ダイオー ND1は導通状態である。主ス不yチQ1が オンされると、交流電源電圧Viを整流した電圧により、Vac1→B1→5a→5b_づQ1→ R→B1→Vac1の経路で電流が流れる。このため、帰還巻線5bのリーケージインダク タンスL_e(図示せず)に電圧が印加されて、主ス不yチQ1に流れる電流はE_O/Leの 傾きで増加する。従って、主ス不yチQ1の電流はゼロか6始まるので、主ス不yチQ1 はZCS動作となる。
- [0089] なお、ダイオー ND1 が導通状態である場合には、出力電圧E_O(平滑コンデンサC1 の両端電圧)と同一電圧がリーケージインダンタンスLeに印加される。ダイオー ND1 がオフした後、交流電源 Vac1 の電圧が主巻線 5a に印加される。
- [0090] また、帰還巻線5bの電流が増加すると同時に、ダイオー KD1に流れる電流は減少してゼロとなり、ダイオー KD1はオフ状態となる。リカバリー時間の間には、ダイオード

D1のリカバリによるスパイク電流が主スイッチQ1に流れる。このスパイク電流はリーケージインダンタンスLeのインピーダンスにより制限される。

- [0091] リカバリー時間が終了して、ダイオー ND1の逆方向が回復し、帰還巻線5bの電流の増加率は減少する。入力電圧には、昇圧リアクトルL2の手巻線5aの電圧が加わり、Vac1→B1→5a→5b→Q1→R→B1→Vac1の経路で電流Q1iが流れる。主スイッチQ1の電流はVac1/5aの傾きで上昇する。
- [0092] 次に、主スイッチQ1がオフされると、昇圧リアクトルL2の手巻線5aに蓄えられたエネルギーにより、5a→D1→C1→R→B1→Vac1→5aの経路で、ダイオー ND1に電流が流れる。このため、平滑コンデンサC1が充電されるとともに、負荷RLに電力が供給される。
- 「回移に、帰還巻線5bに蓄えられたエネルギーにより、5b→D2→C1→R→B1→Va a。また、帰還巻線5bに蓄えられたエネルギーにより、5b→D2→C1→R→B1→Va c1→5a→5bの経路でダイオートの2に電流が流れる。即ち、ダイオートの2を介して帰還巻線5bに蓄えられたエネルギーが負荷RLに回生される。この時のエネルギー 量は、昇圧リアクトルL2の帰還巻線5bに発生する電圧とリーケージインダクタンスLe の電流とで決定される。帰還巻線5bの巻数n2が多いほど、発生電圧は高くなり、短い時間で放電は終了する。
- [0094] この放電が完了した時刻において、ダイオー KD2の電流がゼロとなる。逆特性が回復した後、再び、主スイッチQ1がオンされると、ZCS動作を継続できる。また、制御回路10は、整流出力電流波形が交流電源電圧Viを全波整流した波形と等しい波形になるように主スイッチQ1のオンデューティを制御するので、昇圧型の力率改善回路を構成できる。
- [0095] このよっに実施例6の力率改善回路によれば、主巻線5aと帰還巻線5bとの間のリーケージインダクタンスLeにより、主スイッチQ1がオンされた時にダイオードリカバリーによるスパイク電流が流れなくなる。このため、ノイズが低減され、ノイズフィルタも小型でもれるので、スイッチング電源の小型、高効率でを図ることができる。
- [0096] また、リーケージインダクタンスLeにより、主スイッチQ1がオンされた時にZCSを行わせることにより、スイッチング損失及びスイッチングノイズを低減できるので、高効率

、低ノイズベを図ることができる。また、コアの磁路を介して、リーケージインダクタンス Le に蓄えられたエネルギーを負荷に帰還させることにより高効率化を図ることができる。

- [0097] また、制御回路1 Oは、実施例1のように、入力電流が下限設定電流以下である場合に主ス不ッチQ1のスイッチング周波数を下限周波数(例えば2 OKH_Z)に設定し、入力電流が上限設定電流以上である場合に主ス不ッチQ1のス不ッチング周波数を上限周波数(例えば1 OOKH_Z)に設定し、入力電流が下限設定電流から上限設定電流までの範囲内にある場合に主ス不ッチQ1のス不ッチング周波数を下限周波数から上限周波数まで徐々に変でさせる。このため、実施例1の効果と同様な効果が得られる。また、図2 Oに示す力率改善回路は、制御回路1 Oに代えて、図13 に示すような特性を持つ実施例2の制御回路又は図15 に示すような特性を持つ実施例3 の制御回路又は図17 に示す実施例4 の制御回路1 Ox 又は図19 に示す実施例5 の制御回路又は図17 に示す実施例4 の制御回路1 Ox 又は図19 に示す実施例5 の制御回路1 Ox で構成しても良い。
- [0098] (実施例7)

図21は実施例7の力率改善回路を示す回路構成図である。実施例7では、実施例1の構成に対して、制御回路10dの構成が異なる。制御回路10dは、出力電圧検出オペアンプ11、乗算器12、電流検出オペアンプ13、パルス幅変調器14を有する。出力電圧検出オペアンプ11は、図5に示す実施例1の誤差増幅器111に対応する。

- [0099] 出力電圧検出オペアンプ皿は、平滑コンデンサC1の電圧と基準電圧Vrefとの誤差を増幅することにより、誤差電圧を生成して乗算器12に出力する。乗算器12は、出力電圧検出オペアンプ11からの誤差電圧と電流検出オペアンプ13の出力(パルス幅変調器14の入力)とを乗算して乗算出力電圧を電流検出オペアンプ13に出力する。
- [01 00] 電流検出オペアンプ13は、電流検出抵抗Rで検出した入力電流に比例した電圧と乗算器12からの乗算出力電圧との誤差を増幅することにより、誤差電圧を生成してこの誤差電圧を比較入力信号としてパルス幅変調器14に出力する。また、電流検出オペアンプ13は、上述したように、生成した誤差電圧を乗算器12にフィードバックする。

- [0101] なお、実施例7の力率改善回路は、電流検出オペアンプ13の出力を出力電圧検出オペアンプ11からの誤差電圧に応じて可変するための電圧可変部として乗算器12を用いている。この乗算器12の代わりに、除算器又は可変利得増幅器を用いることができる。
- [01@] パルス幅変調器14は、図22(a)に示すよっに、VCO141と、コンパレータ142とを有する。VCO141は、電流検出抵抗Rに流れる電流に比例した電圧値に応じて主ス不少チQ1のス不少チング周波数fを変べさせた三角波信号を発生する。コンパレータ142において、VCO141からの三角波信号が十端子に入力され、電圧検出オペアンプ13からの比較入力信号が一端子に入力される。コンパレータ142は、三角波信号の値が比較入力信号の値以上であるときに例えばオン(Hレベル)で、三角波信号の値が比較入力信号の値未満であるときに例えばオフ(Lレベル、例えばゼロ)となるパルス信号を生成し、該パルス信号を主ス不少チQ1のゲートに印加して平滑コンデンサC1の出力電圧を所定電圧に制御する。VCO141は、図5に示す実施例1のVCO115に対応する。コンパレータ142は、図5に示す実施例1のPWMコンパレータ116に対応する。
- [01 \odot] 図24 (a) と図24 (b) はパルス幅変調器の入出力特性の一例を示す図である。図2 4 (a) は入力電圧 E_S とデューティーサイクルDが比例関係になっているパルス幅変調器の入出力特性であり、 E_S =Dの関係になる。図24 (b) は入力電圧 E_S とデューティーサイクルDとが E_S =1-Dの関係になっているパルス幅変調器の入出力特性である。
- [0104] 図22(a) に示すパルス幅変調器14では、入出力波形は、図23の「出力1」のような 波形になり、パルス幅変調器14の入出力特性は図24(a) のような特性になる。
- [016] また、コンパレータ142は、比較入力信号の値が三角波信号の値以上であるときに例えばオンで、比較入力信号の値が三角波信号の値未満であるときに例えばオフとなるパルス信号を生成し、該パルス信号をス不ッチQ1のゲートに印加して平滑コンデンサC1の出力電圧を所定電圧に制御しても良い。即ち、図22(a)に示すコンパレータ142の入力端子の「十」と「一」とが逆に接続されると、出力電圧は反転する。入出力波形は、図23の「出力2」のような波形になり、入出力特性は図24(b)のような特性

になる。

- [016] 図22(b)は、パルス幅変調器14aの他の構成例を示している。このパルス幅変調器14aは、比較入力信号をオペアンプからなる反転器143で反転してコンパレータ142の一端子に供給する。反転器143は、出力端子と一端子との間に抵抗r2を接続し、一端子に抵抗r1を介して比較入力信号を入力し、十端子に抵抗r3と抵抗r4とで分圧された電圧を入力し、反転出力をコンパレータ142の一端子に出力する。
- [0107] このような構成によれば、比較入力信号の電圧が低いときには、コンパレータ142の一端子の電圧が高くなる。このため、パルス幅変調器14aの入出力特性は図24(b)のようになり、デューティーサイクルDが小さくなる。図22(b)に示すコンパレータ142の入力端子の「十」と「一」とが逆に接続されると、比較入力信号の電圧が高いときには、コンパレータ142の一端子の電圧が低くなる。このため、パルス幅変調器14の入出力特性は図24(a)のようになり、比較入力信号が低い電圧でデューティーサイクルDが大きくなる。
- [0108] 次に、実施例7の力率改善回路の動作原理が説明される。ここでは、制御回路10dの動作が説明される。
- [019] まず、昇圧リアクトルL1の電流が連続して流れているものとする。主ス不yチQ1がオンしているデューティーサイクル(主ス不yチQ1のス不yチング周期をT1とし、主ス不yチQ1のオン時間をT2とすると、オン時比率T2/T1に相当する。)をDとすると、全波整流回路B1の両端電圧である入力電圧Eiと、負荷RLの両端電圧である出力電圧 E_0 との関係は、 E_0 /Ei=1/(1-D)となる。
- [0110] また、パルス幅変調器14の特性が図23に示すよっな特性であるとする。パルス幅変調器14の入力電圧を E_S とすると、 E_S =1-Dであるので、 E_S =1-D=Ei/ E_O となる。
- [0111] 出力電圧E₀は、直流でほぼ一定値であり、入力電圧Eiが半サイクルの正弦波である。このため、入力電圧E_Sは電流検出オペアンプ13の増幅出力であり、半サイクルの正弦波となる。乗算器12は、電流検出オペアンプ13の出力を出力電圧検出オペアンプ皿からの誤差電圧(直流電圧)の値に応じて可変することにより得られた電圧を第2基準電圧(半波の正弦波の基準電圧)として電流検出オペアンプ13に出力す

- る。電流検出オペアンプ13は、電流検出抵抗Rで検出した電流に比例した電圧Vr_S hと半波の正弦波の基準電圧との誤差を増幅して半波の正弦波をパルス幅変調器14に出力する。このため、電流検出抵抗Rにより検出された入力電流は、半波の正弦波となる。従って、電流検出抵抗Rに流れる入力電流は、入力電圧Eiと比例して半波の正弦波となるため、力率を改善することができる。
- [0112] また、乗算器12の他方の入力端子には、出力電圧検出オペアンプロからの出力電圧が入力されているので、乗算器12は、出力電圧検出オペアンプロからの出力電圧の値に応じて利得(出力)を可変する。このため、パルス幅変調器14に入力される半波の正弦波電圧の大きさを変えることができる。
- [0113] もし、何らかの理由により出力電圧E_Oが下がった場合には、出力電圧検出オペアンプ皿は、出力電圧E_Oの低下に応じて出力電圧を低下させる。そして、乗算器12は、出力電圧検出オペアンプ皿の出力電圧の低下により利得(出力)を低下させるので、電流検出オペアンプ13から出力される比較入力信号も低下し、パルス幅変調器14は、電流検出オペアンプ13からの比較入力信号の低下によりパルス信号の平均のデューティーサイクルDを大き<する(図23に示す出力1の場合)。このため、主ス不少チQ1のオンしている時間の割合が大き<なり、入力電流が増加する。従って、出力電圧E_Oが上昇して、出力電圧E_Oが一定に保持される。
- [0114] 次に、力率改善回路の全体の動作が図25の各部の波形を参照しながら説明される。まず、交流電源Vac1の正弦波の入力電圧Viが入力されると、正弦波の入力電流Iiが流れる。そして、交流電源Vac1の入力電圧Viが全波整流回路B1で整流されて全波整流電圧Eiが出力される。
- [0116] このように主ス不yチQ1をス不yチング周波数でオン/オフすることにより、電流検 出抵抗Rの両端には半サイクルの正弦波電流が流れる。そして、乗算器12の一端に

は、電流検出オペアンプ13からの電圧(図25の 乗算器入力2」で示す負の半サイクルの正弦波電圧)が入力される。また、乗算器12の他端には、出力電圧検出オペアンプ11からの電圧(図25の「乗算器入力1」で示す正の直流電圧)が入力される。この乗算器12は、電流検出オペアンプ13の出力を出力電圧検出オペアンプ皿からの誤差電圧(直流電圧)の値に応じて可変する。可変された電圧は半波の正弦波の基準電圧となる。

- [0117] そして、電流検出オペアンプ13は、電流検出抵抗Rで検出した電流に比例した電圧Vrshと半波の正弦波の基準電圧との誤差を増幅して半波の正弦波をパルス幅変調器14に出力する。図25に示すように、電流検出オペアンプ出力」は、入力と相似形の半サイクルの正弦波の出力電圧として出力される。
- [0118] 次に、図25に示す 電流検出オペアンプ出力」がパルス幅変調器14に入力されてパルス信号のパルス幅が制御される。このとき、パルス幅変調器14は、図24(b)に示すよっな特性を有しているため、主ス不ッチQ1のデューティーサイクルは、図25に示すよっになる。図26は、この力率改善回路の実際の入力電圧Viと入力電流Iiを示している。図26に示す波形では、零電流の付近が正弦波から僅かにずれているが、非常に正弦波に近く、力率、歪率の夫々について良い結果が示された。
- [0119] このように実施例7の力率改善回路は、力率を改善できるとともに、乗算器12に電流検出オペアンプ13の出力を入力するようにした。従って、全波整流回路B1の正極側出力端P1から出力される全波整流電圧を分割するための抵抗が不要になり、図1に示す制御回路100に対して部品点数を削減して簡単な構成にすることができ、安価で且つ回路の調整が簡単になる。
- [0120] また、図1に示す従来の力率改善回路は、電流検出抵抗Rで電流を検出して、電流検出オペアンプ13、パルス幅変調器14を通り、主ス不少チQ1をPWM制御することにより、電流をコントロールする第1の負帰還ループを有する。また、従来の力率改善回路は、平滑コンデンサC1の出力電圧を検出して出力電圧検出オペアンプ皿、乗算器12、電流検出オペアンプ13、パルス幅変調器14を通って主ス不少チQ1を制御することにより、出力電圧をコントロールする第2の負帰還ループを有する。さらに、従来の力率改善回路は、全波整流回路B1からの電圧を検出して乗算器12、パルス

幅変調器14を通って主ス不yチQ1を制御することにより、出力電圧をコントロールする第3の負帰還ループを有する。

- [0121] これに対して、実施例7の力率改善回路は、全波整流回路B1からの電圧を検出して乗算器12に入力する電圧検出ループを1つ減らすことができる。このため、このループに起因する制御回路10dの不安定さがなくなり、2ループで回路を安定に制御できる。
- [0122] また、制御回路10dに有するパルス幅変調器14内のVCO141により、実施例1のよっに、入力電流が下限設定電流以下である場合に主ス不ソチQ1のス不ソチング周波数が下限周波数(例えば2 0KH_Z)に設定される。入力電流が上限設定電流以上である場合に主ス不ソチQ1のス不ソチング周波数が上限周波数(例えば1 00KH_Z)に設定される。入力電流が下限設定電流から上限設定電流までの範囲内にある場合に主ス不ソチQ1のスイッチング周波数が下限周波数から上限周波数まで徐々に変べされる。このため、実施例1の効果と同様な効果が得られる。また、制御回路10dに代えて、実施例2乃至実施例5のいずれかの制御回路で構成しても良い。
- [0123] 以上説明したように、本発明の力率改善回路は、交流電源に流れる電流又は整流回路に流れる電流又は主ス不ソチに流れる電流、即ち、入力電流の値に応じて主ス不ソチのス不ソチング周波数を変べさせることにより、入力電流の低い部分でのス不ソチング周波数を低下又はス不ソチング動作を停止させる。従って、入力電流の低い部分の電力損失を低減して、小型、高効率、低ノイズできる。これにより、ス不ソチング電源装置を小型、高効率でするとともに、低出力電力時(待機時等)の効率を改善してテレビジョン等の装置の消費電力を低減できる。
- [0124] なお、図2 0に示す力率改善回路は、制御回路1 0に代えて、図21に示す実施例7 の制御回路10dで構成しても良い。

産業上の利用可能性

[0125] 本発明の力率改善回路は、AC-DC変換型の電源回路に適用することができる。

請求の範囲

[1] 交流電源の交流電源電圧を整流回路で整流した整流電圧を入力する昇圧リアクトルと、

前記昇圧リアクトルを介して前記整流電圧を入力してオン/オフする主スイッチと、 前記主ス不ッチがオン/オフすることにより得られた電圧を直流の出力電圧に変換する変換部と、

前記主ス不ソチをオン/オフ制御することにより交流電源電流を正弦波状にするとともに前記変換部の出力電圧を所定電圧に制御し且つ前記主ス不ソチのス不ソチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主ス不ソチに流れる電流の値に応じて制御する制御部と、

を有する力率改善回路。

[2] 主巻線と前記主巻線に直列に接続され且つ前記主巻線に疎結合する帰還巻線と を有する昇圧リアクトルと、

交流電源の交流電源電圧を整流する整流回路の一方の出力端と他方の出力端との間に接続され、前記昇圧リアクトルの前記主巻線と第1ダイオードと平滑コンデンサとからなる第1直列回路と、

前記整流回路の前記一方の出力端と前記他方の出力端との間に接続され、前記 昇圧リアクトルの前記主巻線と前記帰還巻線と主ス不ソチとからなる第2直列回路と、 前記主ス不ソチと前記昇圧リアクトルの前記帰還巻線との接続点と前記平滑コンデンサとの間に接続された第2ダイオードと、

前記主ス不ソチをオン/オフ制御することにより交流電源電流を正弦波状にするとともに前記平滑コンデンサの出力電圧を所定電圧に制御し且つ前記主ス不ソチのス不ソチング周波数を前記交流電源に流れる電流又は前記整流回路に流れる電流又は前記主ス不ソチに流れる電流の値に応じて制御する制御部と、

を有する力率改善回路。

[3] 前記制御部は、

前記出力電圧と基準電圧との誤差を増幅することにより誤差電圧信号を生成する誤差電圧生成部と、

前記交流電源に流れる前記電流又は前記整流回路に流れる前記電流又は前記主ス不ソチに流れる前記電流を検出する電流検出部と、

前記電流検出部で検出された前記電流の値に応じて前記主ス不ソチの前記ス不ソ チング周波数を変でさせた周波数制御信号を生成する周波数制御部と、

前記誤差電圧生成部の前記誤差電圧信号に基づきパルス幅を制御し且つ前記周波数制御部で生成された前記周波数制御信号に応じて前記主ス不少チの前記スイッチング周波数を変でさせたパルス信号を生成し、前記パルス信号を前記主ス不少チに印加して前記出力電圧を所定電圧に制御するパルス幅制御部と、

を有する請求項1又は請求項2記載の力率改善回路。

- [4] 前記制御部は、前記交流電源に流れる前記電流又は前記整流回路に流れる前記電流又は前記主ス不ソチに流れる前記電流が下限設定電流以下である場合に前記主ス不ソチの前記ス不ソチング周波数を下限周波数に設定し、前記電流が上限設定電流以上である場合に前記ス不ソチング周波数を上限周波数に設定し、前記電流が前記下限設定電流から前記上限設定電流までの範囲内にある場合に前記ス不ソチング周波数を前記下限周波数から前記上限周波数まで徐々に変べさせる請求項1又は請求項2記載の力率改善回路。
- [5] 前記制御部は、前記交流電源に流れる前記電流又は前記整流回路に流れる前記電流又は前記主ス不ソチに流れる前記電流が上限設定電流以上である場合に前記主ス不ソチの前記ス不ソチング周波数を上限周波数に設定し、前記電流が下限設定電流から前記上限設定電流までの範囲内にある場合に前記ス不ソチング周波数を下限周波数から前記上限周波数まで徐々に変べさせ、前記電流が前記下限設定電流未満である場合には前記主ス不ソチのス不ソチング動作を停止させる請求項1又は請求項2記載の力率改善回路。
- [6] 前記制御部は、前記交流電源に流れる前記電流又は前記整流回路に流れる前記電流又は前記主ス不ソチに流れる前記電流が設定電流以下である場合に前記主ス不ソチの前記ス不ソチング周波数を最低周波数に設定し、前記電流が前記設定電流を超える場合に前記ス不ソチング周波数を最高周波数に設定する請求項1又は請求項2記載の力率改善回路。

- [7] 前記昇圧リアクトルは、前記昇圧リアクトルに流れる電流の値が増加した場合にインダクタンス値が減少する特性を有する請求項1又は請求項2記載の力率改善回路。
- [8] 前記制御部は、前記交流電源に流れる前記電流又は前記整流回路に流れる前記電流又は前記主ス不ソチに流れる前記電流の平均値が設定値以下になった場合に前記主スイッチの前記スイッチング周波数を低下させる請求項1又は請求項2記載の力率改善回路。
- [9] 前記制御部は、前記交流電源に流れる前記電流又は前記整流回路に流れる前記電流又は前記主ス不ソチに流れる前記電流の平均値が設定値以下になった場合に前記主ス不ソチのス不ソチング動作を停止させ、前記出力電圧が設定電圧以下となった場合に前記主ス不ソチのス不ソチング動作を開始させる請求項1又は請求項2記載の力率改善回路。
- [10] 前記制御部は、

前記交流電源に流れる前記電流又は前記整流回路に流れる前記電流又は前記主ス不ソチに流れる前記電流を検出する電流検出部と、

前記出力電圧と第1基準電圧との誤差を増幅することにより誤差電圧信号を生成する誤差電圧生成部と、

前記電流検出部で検出された前記電流に比例した電圧と第2基準電圧との誤差を 増幅することにより電圧増幅信号を出力する電流検出増幅部と、


前記電流検出増幅部の前記電圧増幅信号を前記誤差電圧生成部からの前記誤差電圧信号の値に応じて可変することにより得られた電圧信号を前記第2基準電圧として前記電流検出増幅部に出力する電圧可変部と、

前記電流検出部で検出された前記電流の値に応じて前記主ス不yチの前記ス不y チング周波数を変でさせた周波数制御信号を生成する周波数制御部と、


前記電流検出増幅部の前記電圧増幅信号の値に応じてパルス幅を制御し且つ前記周波数制御部で生成された前記周波数制御信号に応じて前記主ス不ソチの前記ス不ソチング周波数を変でさせたパルス信号を生成し、前記パルス信号を前記主スイッチに印加して前記出力電圧を所定電圧に制御するパルス幅制御部と、

を有する請求項1又は請求項2記載の力率改善回路。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9]




[図10]




[図11]




[図12]




[図13]




[図14]




[図15]




[図16]




[図17]




[図18]




[図19]




[図20]




[図21]




[図22]




[図23]




[図24]






[図25]



[図26]



INTERNATIONAL SEARCH REPORT

Internal applic kmon No.

		PCT/JP20	05/013623			
	NOF SUBJECT MATTER 06.01), H02M3/155 (2006.01)					
According to International P tent Classific tion (IPC) or to both national classification and IPC						
B. FIELDS SEARCH	on searched (classification system followed by cla	osification combale)				
	66.01), <i>H02M3/155</i> (2006.01)	issincation symbols)				
Documentation searched other than minimum documentation to the extent that such documen _# are included 面 the fields searched Jitsuyo Shinan Koho 1922-1996 Jitsuyo Shinan Toroku Koho 1996-2005 Kokai Jitsuyo Shinan Koho 1971-2005 Toroku Jitsuyo Shinan Koho 1994-2005						
Elœtonic d ta base consulted dur面g the 面ternational search (name of data base and, where practicable, search terms used)						
C. DOCUMENTS CO	ONSIDERED TO BE RELEVANT		· · · · · · · · · · · · · · · · · · ·			
Category	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.			
	8-205539 A (Daikin Industr					
A 09	August, 1996 (09.08.96), Family: none)	cies, Ltd.),	1,3-9 2,10			
A Co 2 6	P 10-174428 A (Matsushita E. ., Ltd.), June, 1998 (26.06.98), Family: none)	lectric Industrial	1,3-9 2,10			
Further documen	its are listed in the continuation of Box C.	See p tent family annex.				
* Special categories of cited documents: "A" document defining the general state of the art which is not considered to be of particular relevance "E" earlier application or patent but published on or after the international filing date "L" document which may throw doubts on pπoπty claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means document published pπor to the international filing date but later than the pπoπty date claimed Date of the actual completion of the international search 3 1 October, 2005 (31.10.05)		 "T" later document published after the international filing date or pποπty date and not in conflict with the application but cited to understand the pπnciple or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art "&" document member of the same patent family Date of mailing of the international search report 15 November, 2005 (15.11.05) 				
Name and mailing addr	ess of the ISA/	Authorized officer				
Japanese Patent Office						
Faccimile No.		Telephone No				

国際調査報告

発明の属する分野の分類 (国際特許分類 (IPC)) Int_Cl.⁷ **H02 !**?/12 (2006. 01), H)g/**!**/155 (2006. 01)

調査を行った分野

調査を行った最小限資料 (国際特許分類 (IPC))

int a .7 m 24/12 (2006. 01), H021 (2/155 (2006. 01)

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報 日本国公開実用新案公報 192 2-1996 年 1971-2005 年

日木国実用新案登録公報 日本国登録実用新案公報

1996-2005 车 199 4-2005 午

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

Ιc. 関連すると認められる☆献

	ると語のうれる人間		
引用文献の カテゴリー *	引用文献名 及び一部の箇所が関連する (きは、その関連する箇所の表示	関連する 請求の範囲の番号	
Y A	JP 8-205539 A (ダイキン工業株式会社) 1996. 08. 09 <i>(</i> ファミリーなし)	1, 3-9 2, 10	
Y	JP 10-174428 A (松下電器産業株式会社) 1998. 06. 26	1, 3-9	
Α	(7 アミ リーな し)	2, 10	

C欄の続きにも文献が列挙されている。

グパテントファミリーに関する別紙を参照。

- 衤 引用文献のカテピリー
- 「ΓA」特に関連のある文献ではなく、一般的技術水準を示す 「τj 国際出願 日又は優先 日後に公表 された文献であつて もの
- TEJ 国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- □ 「優先権主張に疑義を提起する文献又は他の文献の発行 日若 しく泣他の特別な理由を確立するために引用す る文献(理由を付す)
- TO」ロ頭による開示、使用、展示等に言及する文献
- TPJ国際出願日前で、かつ優先権の主張の基礎となる出願 T&J同─/パテントyァミリー文献

- の日の後に公表された文献
- 出願と矛盾するものではなく、発明の原理又は理論 の理解のために引用するもの
- TXJ特に関連のある文献であって、当議文献のみで発明 の新規性又は進歩性がないと考えられるもの
- IYJ特に関連のある文献であって、当議文献(他の1以 上の文献≥の、当業者にとって自明である組合せに よって進歩性がないと考えられるもの

国際調査を完 T した日 3 1. 1 0. 2 0 0 5	国際調査報告の発送日 15.11.20	0 5		
国際調査機関の名称及(β あて先 日本 国特許庁 (I SA/JP)	特許庁審査官(権限のある職員) 3V	9335		
郵便番号 100-8915	尾家 英樹			
東京都千代田区霞が関三丁目4番3号	電話番号 03-3581-1 101 内線	3 3 5 8		